ラッチアップ Latch-up：切れなくなった保護素子

何を作っていたか

5V レール上の USB Type-C ポートです。ごく普通の設計で、コネクタ、データラインと VBUS の ESD 保護、その後ろにコントローラという構成でした。設計者は多くの人と同じやり方で保護素子を選びました。データシートでクランプ電圧がいちばん低いものを探したのです。クランプが低いほど IC に届く電圧は小さくなる、だから低いほうが安全に決まっている、と。

実際に起きたこと

±8kV の接触放電試験中に、そのポートが応答しなくなりました。そのあとベンチで測定した結果です。

• VBUS が 5V ではなく 約 2.4V のまま
• 保護素子に流れ込む電流が通常のリーク電流をはるかに超えている、nA ではなく mA
• 素子が手で触れて分かるほど温かい
• 電源を入れ直すと、すべて正常に戻った

最後の一点が重要です。壊れた部品は、電源を切って入れ直しても復活しません。この素子は壊れていませんでした。導通していたのです。しかも放電の瞬間から、放電そのものが終わったあともずっと。

誰もが最初に考える答え

素直に読めば「サージが部品の耐量を超えたのだから、もっと強い部品にしよう」となります。するとサージ耐量の高い素子を選ぶことになり、それはたいていチップが大きく、たいてい容量も大きくなります。USB 3.x のレーンではその容量が信号品質を損なうので、設計上の問題は一つから二つに増えます。

しかもこれでは何も解決しません。そもそも何も過負荷になっていないからです。本当に何が起きたのかを見るには、素子がオンになっていく過程の振る舞いを見る必要があり、それが見える測定は TLP カーブだけです。

問題が見える測定

TLP（Transmission Line Pulse、伝送線路パルス）試験では、短く精密に制御されたパルスを素子に加え、素子両端の電圧と流れる電流を同時に記録します。レベルを段階的に上げていくと、その素子の本当の電流-電圧特性が得られます。カタログ上の数字ではなく、実際の振る舞いです。

左から右へ読みます。

• 0V から 6.3V までは素子はオフで、電流はほとんど流れません。これがトリガ電圧で、通常 V_t1 と書かれます。
• 6.3V でオンになり、そして素子両端の電圧が 約 2.4V まで逆戻りします。この折り返しが、この型の名前の由来です：スナップバック。
• そこから導通し、11V／16A まで上がっていきます。導通中の電圧がこれほど低いことが、スナップバック型のクランプ数値がきれいな理由そのものです。

重要なのは折り返しの底にある数値、保持電圧 V_h です。素子両端の電圧がこれを下回れば素子は手を離し、上回っていれば導通し続けます。

なぜ切れなかったのか

放電が素子をトリガしました。それは問題ありません。それがこの素子の仕事です。問題は、その直後に素子が何を見ていたかです。

この素子は生きた 5V レールに接続されています。保持電圧は 2.4V です。過渡が過ぎ去っても、レールはそこにあり、電流を供給し続けることができ、素子を約 2.4V に保ち続けます。素子が手を離すレベルよりずっと上です。だからオンのままだったのです。

いまや電源は、GND へ直結した低インピーダンス経路に電流を供給し続けています。VBUS が 2.4V だったのも、電流が大きかったのも、素子が温かかったのも、すべてこれが理由です。電源を入れ直すと直った理由でもあります。レールを取り除くことが、電圧を V_h より下げる唯一の方法だからです。これが ラッチアップ（latch-up）です。放置すれば、いずれ熱が素子を壊します。そしてその故障は「弱い部品」に見えるので、次の技術者はまた誤った結論へ引き戻されます。

なぜ居座れる場所があるのか

ここまでの話には、もっと厳密な言い方があります。図を一枚使う価値があります。電源が供給できる範囲を素子と同じ座標に描き、両者が交わる場所を見てください。

A 点は基板が正常に動いている状態です。素子両端は 5V、電流は流れていません。B 点が故障です。2.4V で電流が流れています。大事な言葉はどちらもです。どちらも回路が無期限に留まれる場所なのです。ESD パルスは何も壊していません。ただ回路を A から B へ運んだだけで、B に着いたあと、回路の中にそれを押し戻すものは何もありません。

これが「自然に復旧する故障」と「復旧しない故障」の違いです。もし素子に折り返しがなければ、導通枝は完全にレールより右側にあり、二つ目の交点は存在しません。居場所が一つしかなければ、ラッチアップは起こりえないのです。折り返しが二つ目の居場所を作っています。

同じ名前の二つの故障

ここは丁寧に分けておく価値があります。同じ言葉が二つの別々の現象に使われていて、しかも対策が違うからです。

一つ目は、保護される側のチップ内部のラッチアップです。どんな CMOS プロセスにも、誰も望んでいない四層構造が存在します。NMOS のソース、p 型基板、Nウェル、PMOS のソースが積み重なって P-N-P-N になります。誰も設計していない、誰も欲しがっていないサイリスタです。これは、互いの相手のベースにつながれた 2 個のバイポーラトランジスタとして振る舞います。通常はどちらもオフで、数 nA しか漏れません。しかし、どちらか一方に十分な電流が注入されると、それがもう一方をオンにし、もう一方が最初のトランジスタをさらに強くオンにし、2 個そろって V_DD から GND への低抵抗経路にラッチします。きっかけになった過渡はとうに消えています。維持しているのは電源です。

二つ目は、保護素子そのものがラッチするケースで、このノートで扱っている故障です。コントローラ内部では何も異常は起きていません。TVS が保持電圧まで折り返し、レールがそこに保てるだけ高かった、というだけです。

ベンチ上では、この二つはほとんど見分けがつきません。レールが妙な値まで落ち、電流が異常に大きく、どこかが熱く、電源を入れ直すと直る。違いはどちらの部品がその電流を担っているかです。熱いのが保護素子なら保護素子、熱いのがコントローラで保護素子が冷たいならチップ内部です。保護素子の片側を浮かせて同じ試験をやり直せば、1 分で判別できます。

実際の引き金

どちらのラッチアップも、最初の電流を注入する何かが必要です。実務上はこうです。

• ポートに来る過渡。ESD、サージ、活線でのホットプラグ、あるいはケーブル自身が溜めた電荷がコネクタに流れ込むこと。これが最も多く、USB Type-C ポートは毎日これに遭っています。活線で抜き差しされる前提の設計だからです。
• レールの立ち上がりが速すぎる。立ち上がりの速い電源や、投入時にオーバーシュートする電源は、基板が動き始める前に寄生構造へ十分な変位電流を流し、トリガしてしまうことがあります。
• 重い負荷がレールを揺らす。大きな電流ステップが電源を引き下げたり、ローカル GND を持ち上げたりすると、チップ内部の各部の電位差がずれます。そのずれが、オフのままであるべき接合を順バイアスすることがあります。
• 保持電圧がレールより低い保護部品を選んでしまう。これは二つ目のラッチアップだけを引き起こします。そして他の三つと違い、これは不運ではありません。数か月前に机の上で下した選定の判断です。

前の三つは管理すべき条件です。最後の一つは単純に避けられるもので、避けるのにコストは一切かかりません。完成品の中でこれを見つけたときに、いちばん悔しい理由がここにあります。

基板に何が起きるか

ラッチアップは単発の事象ではなく、基板が抜け出せなくなった「状態」です。ダメージは段階的に積み上がり、どこまで進むかは電源が入ったままの時間と、電源が供給できる電流量で決まります。

1. レールが保持電圧まで落ちる。ゼロまでではなく、ラッチした素子が居座っている値までです。この基板では 5V が 2.4V になりました。そのレールにぶら下がるすべての IC が、最低動作電圧を下回った状態で動いていることになります。
2. 通信が止まる、または化ける。ポートが死ぬか、もっと厄介なことに、断続的におかしくなります。データライン上では、同じ故障がきれいな停止ではなくエラーとリトライとして現れるので、追跡はずっと難しくなります。
3. 発熱とともに電流が増え続ける。ラッチした経路は低抵抗なので、電源は自分の限界まで供給します。電源に電流制限があれば、電源とラッチが綱引きをして双方が熱くなります。制限がなければ、電流を決めるのは基板だけです。
4. EOS で何かが壊れる。ESD ではなく電気的過大ストレス（EOS）です。瞬間的な破壊ではなく、じわじわとした熱破壊です。多くはラッチした素子がショートして死にます。ボンディングワイヤが切れることもあります。後ろのチップが先に逝くこともあります。

この最後の段階こそ、この故障が製品をまたいで繰り返される理由です。熱が保護素子を壊してしまえば、ラッチしていた証拠も消えます。故障解析の机に届くのは、ESD 試験に落ちた基板に載った、ショートした TVS です。弱すぎた部品と、まったく同じに見えます。そこで次の版ではサージ耐量の高い素子に載せ替えられ、しかもその素子の保持電圧は同じであることが非常に多いのです。基板は同じ壊れ方をもう一度し、しかも今度はデータラインの容量まで増えています。

このノートから診断の習慣を一つだけ持ち帰るなら、これにしてください。電源を入れ直すと復活する保護素子は、弱かったのではありません。もっと強い部品を発注する前に、保持電圧を確認してください。

「最低クランプ電圧」の罠

ここからが居心地の悪い話です。スナップバック型のクランプ電圧が低いのは、折り返すからこそです。折り返しは欠点ではなく売りなのです。ですから、代理店のリストをクランプ電圧でソートしていちばん良い数字を取ると、あなたは静かに保持電圧がいちばん低い素子、つまり生きたレール上でいちばんラッチしやすい素子、を選び出していることになります。

データシート上でいちばん魅力的に見える数字が、そのままリスクを作っている数字なのです。

対策

正しい答えは二つあり、どちらを使うかはそのネットが何かで決まります。

1. スナップバックを使い続けるが、数字を確認する。ルールは単純です。V_h は、そのレールが到達しうる最大電圧より高くなければなりません、公差とオーバーシュートを含めてです。レールが素子を V_h 以上に保てないなら、ラッチアップは起こりえません。
2. 折り返さない素子を使う。単純なアバランシェクランプには折り返しがありません。ブレークダウン電圧より上でしか導通しないので、5V レールにはそれをオンに保つ手段がありません。クランプ性能を少し譲る代わりに、この故障モードそのものを消せます。

先の基板では、二つ目が正解でした。VBUS は常時給電されるレールであり、正しく動くかどうかが電源の公差次第、という保護素子を誰も望みません。

なぜ折り返す素子があるのか

では、なぜオンに保たれてしまう保護素子をわざわざ作るのか、という疑問は当然です。答えは、折り返しは欠陥ではなく、それらの素子のクランプ性能が良い理由そのものだから、です。保護素子は大きく三つの構造に分かれ、折り返しの形がその境目になります。

• アバランシェクランプ。ブレークダウン電圧を超えると導通し、そこから上がり続けるダイオード接合です。折り返しがないので確認すべき保持電圧もなく、ブレークダウン電圧より低いレールがオンに保つ手段もありません。代償は、電流が増えると両端電圧も上がっていくことで、大電流でのクランプ性能は三つの中で最も弱くなります。
• BJT 型。コレクタのアバランシェでトリガされるバイポーラトランジスタです。導通するとトランジスタ動作が電圧を押し下げるので折り返しますが、その量はわずかです。この型は厄介な中間にいます。折り返しは確かに存在し、しかも保持電圧がよくある電源電圧のすぐ近くに来がちだからです。データシートが「確認しよう」と思わせるほど劇的に見えないため、いちばん引っかかりやすいのがこのグループです。
• SCR 型。意図的に作られ、制御された四層サイリスタです。CMOS チップの中で偶然できてしまうのと同じ構造を、狙って作ったものです。二つの半分が互いをオンに保つので電圧は深く落ちます。そのため三つの中で最も低いクランプ電圧が得られ、しかも小さなチップで実現できるので容量も低くなります。単位面積あたりの保護性能としては最良で、同時に、レールが許せばそのまま導通し続ける素子でもあります。

ですから重要な順位付けは「どれが一番良いか」ではありません。折り返しが深いほどクランプは良く、チップは小さく、容量も低くなり、同時にレールがオンに保ってしまう可能性も高くなります。あなたはこのトレードオフのどこに立つかを選んでいるのであり、答えはそのネットに DC 電源があるかどうかで完全に決まります。

データシートで見抜く

保護部品を生きたネットに載せる前に、三つ確認してください。

1. 保持電圧を探す。データシートに V_h があれば、レールの最大電圧と比べます。V_h のほうが低ければ、その部品はそのネットでラッチしうるということです。
2. I-V か TLP カーブを見る。カーブが後ろへ折れていれば、宣伝文句が何であれスナップバック素子です。まっすぐ上がるだけなら違います。
3. そもそもメーカーが公表しているかを見る。保持電圧を公表しないメーカーもあります。生きたレールに載せるつもりの部品にこの値がないなら、要求してください。あるいは公表している部品を選んでください。

頼ってはいけないものが一つあります。型番です。接頭辞はシリーズ名であって導通メカニズムの保証ではなく、これは業界全体で同じで、当社のラインナップも例外ではありません。同じシリーズに両方のタイプが含まれ得ます。決着をつけるのは上の三つの確認です。BOM を一品ずつ見るのが大変であれば、生きた電源レールに載っている型番をお送りください。保持電圧をお使いのレール電圧と突き合わせて確認します。

スナップバックは悪い素子ではない

ここを「スナップバックは避けよう」で締めるのは簡単ですが、それは誤りです。高速データラインでは、スナップバックのほうが良い選択であることがよくあります。クランプ電圧がより低く、しかも非常に小さな容量でそれを実現するからです。これはマルチギガビットのレーンがまさに必要とするものです。そしてデータラインには DC 電源が乗っていないので、パルスのあとに素子をオンに保つものが存在しません。

同じ素子が、データラインでは優れた選択であり、電源レールをまたぐと負債になります。悪い部品だったことは一度もありません。間違ったネットに置かれた良い部品だっただけです。